dsp的供电电路设计是dsp应用系统设计的一个重要组成部分。tidsp家族（c6000和c54xx）要求有独立的内核电源和i／o电源，如tms320vc5402，它的内核电压是1．8v，i／o电压是3．3v。由于dsp一般在系统中要承担大量的实时数据计算，在其cpu内部，频繁的部件开关转换会使系统功耗大大增加。所以降低dsp内部cpu供电的核心电压无疑是降低系统功耗的最有效的办法之一。
虽然ti的dsp不要求内核电源和i／o电源之间有特殊的上电顺序，但是假如有一个电源低于正常的工作电压，设计时就要确保没有任何一个电源在这个时间段处于上电状态，如果违反此规则，将严重影响器件的长期可靠性。另外，从系统级考虑，总线竞争就要求按顺序上电。这种情况下，内核电源的上电就应当同步或提前于i／o控制器。
讲究供电次序的原因在于：如果只有cpu内核获得供电，周边i／o没有供电，对芯片是不会产生任何损害的，只是没有输入／输出能力而已；如果反过来，周边i／o得到供电而cpu内核没有加电，那么芯片缓冲／驱动部分的三极管将处于一个未知状态下工作，这是非常危险的。在有一定安全措施保障的前提下，允许两个电源同时加电，两个电源都必须在25ms内达到规定电平的95％。
1 输入电压等于3．3v的情况
1．1 使用场效应管和有pg引脚的直流电压转换器
这种方案是所有方案中最简单的一种。它用一个p沟道的场效应管作为电源分配开关。这种方法要求直流电压转换器具有pg（power good）引脚。在核电压输出未到达额定值之前，pg引脚一直输出为高。当核电压输出达到额定值后，pg引脚变低，驱动场效应管打开，把外部3．3v电压加到dsp的i／o上。所以，这种方法可以保持正确的上电顺序。
在断电时，当去除3．3v的外部电压后，svs检测到并马上输出一个reset高，关闭场效应管，这样就可以保证在去除核电压前去除i／o电压。同样，这里也有一个假设，那就是在3．3v的电压衰减后，直流电压变换器还能持续输出很短时间的电压。当然，这也是一个合理的假设。
在这个电路里，tps3824－33专门用来监测3．3v电压。这一系列的芯片可以监测1．1v到6v的电压，同时，svs还有看门狗引脚wdi供设计者使用。svs内部集成了一个带电复位生成器，只要其自身的供电电压在1v以上，就可以保证输出有效的reset信号。一旦监测电压低于阈值电压时，复位逻辑输出被激活并使处理器复位。
如果直流电压转换器有pg引脚，则可以如图2所示：把pg引脚和reset引脚用一个与门相连，输出到dsp的reset引脚。当svs的reset引脚输出为低，或者dc／dc的pg引脚输出为低（表示现在电源输出未达到正常），都将实现对dsp的复位操作。