dsp的供电电路设计是dsp应用系统设计的一个重要组成部分。tidsp家族(c6000和c54xx)要求有独立的内核电源和i/o电源，如tms320vc5402，它的内核电压是1.8v，i/o电压是3.3v。由于dsp一般在系统中要承担大量的实时数据计算，在其cpu内部，频繁的部件开关转换会使系统功耗大大增加。所以降低dsp内部cpu供电的核心电压无疑是降低系统功耗的最有效的办法之一。
虽然ti的dsp不要求内核电源和i/o电源之间有特殊的上电顺序，但是假如有一个电源低于正常的工作电压，设计时就要确保没有任何一个电源在这个时间段处于上电状态，如果违反此规则，将严重影响器件的长期可靠性。另外，从系统级考虑，总线竞争就要求按顺序上电。这种情况下，内核电源的上电就应当同步或提前于i/o控制器。
讲究供电次序的原因在于：如果只有cpu内核获得供电，周边i/o没有供电，对芯片是不会产生任何损害的，只是没有输入/输出能力而已;如果反过来，周边i/o得到供电而cpu内核没有加电，那么芯片缓冲/驱动部分的三极管将处于一个未知状态下工作，这是非常危险的。在有一定安全措施保障的前提下，允许两个电源同时加电，两个电源都必须在25ms内达到规定电平的95%。
1 输入电压等于3.3v的情况
1.1 使用场效应管和有pg引脚的直流电压转换器
这种方案是所有方案中最简单的一种。它用一个p沟道的场效应管作为电源分配开关。这种方法要求直流电压转换器具有pg(power good)引脚。在核电压输出未到达额定值之前，pg引脚一直输出为高。当核电压输出达到额定值后，pg引脚变低，驱动场效应管打开，把外部3.3v电压加到dsp的i/o上。所以，这种方法可以保持正确的上电顺序。
断电时的情况则比较复杂，有很多因素将会影响断电的顺序，如负载电流的驱动能力、电容的大小等。不过一种可能的顺序是：在去除了外部3.3v的电压后，直流电压转换器的输出电压降低，同时pg引脚变高，关闭了场效应管，去除了dsp的i/o电压。需要说明的一点是：因为pg引脚是漏极开路输出，所以要在源极与栅极之间加一个电阻，以确保当pg引脚变成高阻时，场效应管能够关闭。
1.2 使用场效应管和电源监测芯片
如果直流电源转换器没有pg管脚，则可以使用电源监测芯片(supply voltage supervisor，svs)来完成这个功能。这样不仅可以很好地保证上电和断电的顺序，还可以实现对dsp的复位。
在这个电路里，svs负责监测外部输入电压。上电时，当3.3v电压超过svs的门限电压200ms后，reset引脚输出为低，驱动场效应管工作，把外部的3.3v电压加到dsp的i/o上。这里假设直流电源转换器的响应时间小于200ms。
在断电时，当去除3.3v的外部电压后，svs检测到并马上输出一个reset高，关闭场效应管，这样就可以保证在去除核电压前去除i/o电压。同样，这里也有一个假设，那就是在3.3v的电压衰减后，直流电压变换器还能持续输出很短时间的电压。当然，这也是一个合理的假设。
在这个电路里，tps3824-33专门用来监测3.3v电压。这一系列的芯片可以监测1.1v到6v的电压，同时，svs还有看门狗引脚wdi供设计者使用。svs内部集成了一个带电复位生成器，只要其自身的供电电压在1v以上，就可以保证输出有效的reset信号。一旦监测电压低于阈值电压时，复位逻辑输出被激活并使处理器复位。
如果直流电压转换器有pg引脚，则可以如图2所示：把pg引脚和reset引脚用一个与门相连，输出到dsp的reset引脚。当svs的reset引脚输出为低，或者dc/dc的pg引脚输出为低(表示现在电源输出未达到正常)，都将实现对dsp的复位操作。
2 输入电压高于3.3v的情况
由于输入电压高于3.3v，所以在电路中还必须使用电压调节器。这里选用的是ti的低压差电压调节器(ldo)，在实际设计中选用具体的ldo时，还要考虑输出电流的驱动能力等因素。在ti的网站上有为c5000和c6000系列推荐的电源系列。
2.1 带有pg引脚的低压差电压调节器
这种方案要求低压差电压调节器具有enable引脚，直流电压转换器具有pg引脚。在上电时，当直流电压转换器输出正常电压后，pg引脚变低，使能ldo的enable引脚，ldo工作，输出dsp的i/o电压，这样就可以让i/o电压的上电电压滞后于核电压的上电。这里的直流电压转换器可以是ldo也可以是开关电源，这取决于输出电流的要求。
同样，在断电时由于有很多不确定的因素，将无法保证准确的断电顺序。一种可能的顺序是：当去除外部3.3v电压后，直流电压转换器输出衰减，同时pg 引脚输出为高，关闭ldo，去除dsp的i/o电压。对于特定的某一系统，需要通过试验来确定准确的断电顺序。tps76733有一个加电启动的por (power-on-reset)引脚，它与dsp的reset引脚直接相连。
2.2 低压差电压调节器和svs
如果对核电压供电的直流电压转换器没有pg引脚，则需要使用svs来实现对i/o电压的延迟。这种方案与1.2小节介绍的方案很类似。在上电时，当输入电压超过阈值电压200ms后，reset输出高，使能ldo输出i/o电压。在断电时，当外部电压衰减后，svs的reset输出高，关闭 ldo从而关闭i/o电压，而直流电压转换器仍然可以持续供电很短的时间，这样就保证了断电的正确时序。在这里，svs选用的是tps3824-50，专门用来监测5v的输入电压。
如果对核电压供电的直流电压转换器有pg引脚，则若成本允许，也可以使用这种方法，同时还可以实现对dsp的复位。把svs的reset引脚和dc/dc的pg引脚通过一个与门相连，输出到dsp的reset引脚，具体电路可以参考图2。
3 结束语
本文从总体上介绍了dsp的双电源解决方案，但是针对具体的电源要求，如最大输出电流、输出纹波电压、电源效率、输出电压容差等，都必须在电路设计和电源芯片的选择上加以考虑。值得注意的是文中没有包括必须的退耦电容。