ic pcf8563

基本信息外国器件pcf8563 i2c实时时钟/日历芯片

在8051系统中的应用

摘要：

　　文中介绍了pcf8563的结构、功能及工作原理。结合其在8051系统中的应用实例，给出了pcf8563与8051单片机的硬件接口电路和c语言软件编程程序。

关键词：

　　i2c总线 串行接口 pcf8563 bcd码 c语言

pcf8563简介：

　　pcf8563是philips公司的低功耗cmos实时时钟/日历芯片，芯片最大总线速度为400kbits/s，每次读写数据后，其内嵌的字地址寄存器器会自动产生增量。pcf8563可广泛应用于移动电话、便携仪器、传真机、电池电源等产品中。

　　pcf8563的引脚排列如图1所示，各引脚功能说明如表1所列。

　　pcf8563有16个8位寄存器，其中包括：可自动增量的地址寄存器、内置32.768khz的振荡器（带有一个内部集成电容）、分频器（用于给实时时钟rtc源时钟）、可编程时钟输出、定时器、报警器、掉电检测器和400khz的i2c总线接口。所有16个寄存器设计成可寻址的8位并行寄存器，但不是所有位都有用。当一个rtc寄存器被读时，所有计数器的内容将被锁存，因此，在传送条件下，可以禁止对时钟/日历芯片的错读。表2、表3所列为各寄存器概况及对应的内存地址和功能，同时列出了它们的bcd格式编码。表中“——”表示无效位，“0”表示此位应置逻辑。表3中的世纪位c=0指定世纪数为20xx，c=1指定世纪数为19xx。当年寄存器中的99变00时，世纪位才会改变。

表1 pcf8563的管脚描述

　　符 号 管脚号 描 述 osci 1 振荡器输入 osco 2 振荡器输出 int 3 终端输出（开漏：低电平有效） vss 4 地 sda 5 串行数据i/o scl 6 串行时钟输入 clkout 7 时钟输出（开漏） vdd 8 正电源2 i2c总线2.1 i2c总线特性i2c总线用两条线（sda和scl）在芯片和模块间传递信息。sda为串行数据线，scl为串行时钟线，这两条线必须用一个上拉电阻与正电源相连，其数据只有在总线不忙时才可传送。i2c总线的系统配置参见图2，产生信号的设备是传送器，接收信号的设备是接收器，控制信号的设备是主设备，受控制信号的设备是从设备。

表2 寄存器概况

　　地址 寄存器名称 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 00h 控制/状态寄存器1 test 0 stop 0 testc 0 0 0 01h 控制/状态寄存器2 0 0 0 ti/tp af tf aie tie 0dh clkout频率寄存器 fe — — — — — fd1 fd0 0eh 定时器控制寄存器 te — — — — — td1 td0 0fh 定时器倒计数数值寄存器 定时器倒计数数值

表3 bcd格式寄存器概况

　　地 址 寄存器名称 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 01h 秒 vl 00～59bcd码格式数03h 分钟 - 00～59bcd码格式数 04h 小时 - - 00～23bcd码格式数 05h 日 - - 01～31bcd码格式数06h 星期 - - - - - 0～6 07h 月/世纪 c - - 01～12bcd码格式数 08h 年 00～99bcd码格式数 09h分钟报警 ae 00～59bcd码格式数 0ah 小时报警 ae - 00～23bcd码格式数 0bh 日报警 ae -01～31bcd码格式数 0ch 星期报警 ae - - - - 0～6 2.2 启动和停止条件总线不忙时，数据线和时钟线保持在高电平。数据线（sda）在下降沿而时钟线（scl）为高电平时，为起动条件（s）；数据线在上升沿而时钟线为高电平时为停止条件（p），参见图3。 2.3 位传送每个时钟脉冲传送一个数据位，sda线上的数据在时钟脉冲高电平时应保持稳定，否则将成为控制信号，参见图4。 2.4 标志位在起动条件和停止条件之间，传送器传送给接收器的数据数量没有限制。在每个8位字节后加一个标志位，传送器便产生一个高电平的标志位，这时主设备产生一个附加标志位时钟脉冲。从接受器必须在接收到每个字节后产生一个标志位，主接收器也必须在接收从传送器传送的每个字节后产生一个标志位。在标志位时钟脉冲出现时，sda线应保持低电平（应考虑起动和保持时间）。传送器应在从设备接收到最后一个字节时变为低电平，而使接收器产生标志位，这时主设备即可产生停止条件。参见图5。2.5 i2c总线协议 用i2c总线传递数据前，接收的设备应先标明地址，在i2c总线起动后，这个地址与第一个传送字节一起被传送出去。pcf8563可以作为一个从接收器或从传送器，此时的时钟信号线scl只能输入信号线，数据信号线sda则为一条双向信号线。pcf8563的从地址参见图6。

3 应用概述

　　图7所示为pcf8563的具体应用电路图，对图中石英晶片频率的调整，笔者给出3种可行性方法，供参考： 方法1：定值osci电容。计算所需的电容平均值，用此值的定值电容，通电后在clkout管脚上测出的频率应为32.768khz，测出的频率值偏差取决于石英晶片本身，电容偏差和器件之间的偏差平均为±5×10 -6。平均偏差可达5分钟/年。 方法2：osci微调电容。可通过调整osci管脚的微调电容式振荡器的频率来获得更高的精度，此时可测出通电时管脚clkout上的信号频率为32.768khz。 方法3：osci输出。直接测量管脚osci的输出。